JC17 Rec'd PCT/PTO 14 JUN 2005

DOCKET NO.: 273348US2PCT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: François BALERAS, et al.

SERIAL NO.: NEW U.S. PCT APPLICATION

FILED: HEREWITH

INTERNATIONAL APPLICATION NO.: PCT/FR03/50188 INTERNATIONAL FILING DATE: December 17, 2003

FOR: METHOD FOR REROUTING MICROELECTRONIC DEVICES WITHOUT

LITHOGRAPHY

REQUEST FOR PRIORITY UNDER 35 U.S.C. 119 AND THE INTERNATIONAL CONVENTION

Commissioner for Patents Alexandria, Virginia 22313

Sir:

In the matter of the above-identified application for patent, notice is hereby given that the applicant claims as priority:

COUNTRY France APPLICATION NO 02 16117

DAY/MONTH/YEAR

18 December 2002

Certified copies of the corresponding Convention application(s) were submitted to the International Bureau in PCT Application No. PCT/FR03/50188. Receipt of the certified copy(s) by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.

Respectfully submitted, OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

Marvin J. Spivak Attorney of Record Registration No. 24,913

Surinder Sachar

Registration No. 34,423

Customer Number 22850

(703) 413-3000 Fax No. (703) 413-2220 (OSMMN 08/03) REC'D 1 6 APR 2004

WIPO PO



PCT/FR 03/50188 19 DEC. 2003

BREVET D'INVENTION

CERTIFICAT D'UTILITÉ - CERTIFICAT D'ADDITION

COPIE OFFICIELLE

Le Directeur général de l'Institut national de la propriété industrielle certifie que le document ci-annexé est la copie certifiée conforme d'une demande de titre de propriété industrielle déposée à l'Institut.

Fait à Paris, le _______ 2 6 NOV. 2003

DOCUMENT DE PRIORITÉ

PRÉSENTÉ OU TRANSMIS CONFORMÉMENT À LA RÈGLE 17.1.a) OU b) Pour le Directeur général de l'Institut national de la propriété industrielle Le Chef du Département des brevets

Martine PLANCHE

INSTITUT National de A propriete SIEGE 26 bis, rue de Saint Petersbourg 75800 PARIS cedex 08 Téléphone : 33 (0)1 53 04 53 04 Télécopte : 33 (0)1 53 04 45 23 www.inpl.fr



BREVET D'INVENTION CERTIFICAT D'UTILITÉ

h° 11354 °03

Code de la propriété intellectuelle - Livre VI

26 bis, rue de Saint Pétersbourg 75800 Paris Cedex 08 Téléphone : 33 (1) 53 04 53 04 Télécopie : 33 (1) 42 94 86 54

REQUÊTE EN DÉLIVRANCE page 1/2



		Cet imprimé est à remplir lisiblement à l'encre noire 08 540 o 8 / 21050				
REMISE TREE C 2002		NOM ET ADRESSE DU DEMANDEUR OU DU MANDATAIRE				
75 INPL PARIS		À QUI LA CORRESPONDANCE DOIT ÊTRE ADRESSÉE				
0216117		BREVATOME '				
N° D'ENREGISTREMENT						
NATIONAL ATTRIBUÉ PAR L'INPI		3, rue du Docteur Lancereaux				
DATE DE DÉPÔT ATTRIBUÉE 18 DEC. 2002	-	75008 PARIS				
Vos références pour ce dossier		422-5 S/002				
(facultatif) B14135.3/ID DD2349						
Confirmation d'un dépôt par télécople	N° attribué par	né par l'INPI à la télécopie				
2 NATURE DE LA DEMANDE	Cochez l'une des 4 cases suivantes					
Demande de brevet	X	A CONTRACTOR OF A CONTRACTOR O				
Demande de certificat d'utilité		the state of the s				
Demande divisionnaire						
Demande de brevel initiale	N°	Date				
į		Date				
ou demande de certificat d'utilité initiale	N₀.					
Transformation d'une demande de brevet européen Demande de brevet initiale	□ N°	Date				
TITRE DE L'INVENTION (200 caractères ou						
Park 1		MICROELECTRONIQUES SANS LITHOGRAPHIE.				
FROCEDE DE REROUTAGE DE		"TOTO DEPO LITOR IN COLO DI ILIO DI LITO DI ILIANO.				
DÉCLARATION DE PRIORITÉ	Pays ou organisati					
OU REQUÊTE DU BÉNÉFICE DE	Date	N°				
LA DATE DE DÉPÔT D'UNE	Pays ou organisati	no } N°				
DEMANDE ANTÉRIEURE FRANÇAISE	Pays ou organisati					
DENAMINE ANTENIEURE FRANÇAISE	Date	N _o				
	☐ S'il y a d'a	utres priorités, cochez la case et utilisez l'imprimé «Suite»				
DEMANDEUR (Cochez l'une des 2 cases)	X Personne					
Nom		JAT A L' ENERGIE ATOMIQUE				
ou dénomination sociale	COMMISSAN	TALL OF PLACE HOUSE				
Prenoms						
Forme juridique	Etablissement	de caractère Scientifique, Technique et Industriel				
N° SIREN	L	the state of the s				
Code APE-NAF						
Domicile Rue	31-33 rue de la	a Fédération				
ou Code postal et ville	[7 5 7 5 2] P	ARIS I Sème				
siège Code postar et ville Pays	FRANCE	ANIO IDAIIO				
Nationalité	FRANCAISE	manda a sa				
N° de téléphone (facultatif)		N° de télécopie (facultatif) 0				
Adresse électronique (facultatif)		the second secon				
	City we also dive demandage cochez la case et utilisez l'imprime «Suite»					



BREVET D'INVENTION CERTIFICAT D'UTILITÉ

REQUÊTE EN DÉLIVRANCE page 2/2

BR2

REMI! DATE	SYS BE	C 2002		1			
LED	75 INIDI D			1			
•	PENREGISTREMENT	0216117		I	•		
NATIO	ONAL ATTRIBUÉ PAR L			1	08 540 W / 21050		
6	MANDATAIRE	(s'il y a lieu)		-			
-	Nom		LEHU	•			
	Prenom		Jean				
	Cabinet ou Soc	ciété	BREVATOME				
			422.5/S002				
	N °de pouvoir p de lien contrac	permanent et/ou ctuel	7068 du 12.06.98	3			
		Rue	3, rue du Doctei	ur Lancereaux			
	Adresse	Code postal et ville	[7 5 0 0 8]PA	RIS			
	,	Pays	FRANCE				
l	N° de téléphon		01 53 83 94 00	•	· · · · · · · · · · · · · · · · · · ·		
١.	N° de télécopie		01 45 63 83 33				
		onique (facultatif)	brevets.patents@	 			
Z	INVENTEUR ((S)	 	nt nécessairement de	es personnes physiques		
	Les demandeur sont les même	urs et les inventeurs es personnes	Oui Non: Dans c	ce cas remplir le form	ulaire de Désignation d'inventeur(s)		
[3]	RAPPORT DE	RECHERCHE	<u> </u>	une demande de brev	vet (y compris division et transformation)		
		Établissement immédiat ou établissement différé					
		elonné de la redevance en deux rersements)	Uniquement pour le	es personnes physiques	s effectuant elles-mêmes leur propre dépôt		
RÉDUCTION DU TAUX DES REDEVANCES			Uniquement pour les personnes physiques Requise pour la première fois pour cette invention (joindre un avis de non-imposition) Obtenue antérieurement à ce dépôt pour cette invention (joindre une copie de la décision d'admission à l'assistance gratuite ou indiquer sa référence): AG				
10	SÉQUENCES I ET/OU D'ACIE	DE NUCLEOTIDES DES AMINÉS	Cochez la case	si la description contient	nt une liste de séquences		
	Le support élec	ctronique de dannées est joint			-		
	séquences sur	de conformité de la liste de r support papier avec le onique de données est jointe					
		utilisé l'imprimé «Suite», ombre de pages jointes					
	OU DU MAND	DU DEMANDEUR DATAIRE lité du signataire))n	Maryland Name	VISA DE LA PRÉFECTURE OU DE L'INPI		

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.

PROCEDE DE REROUTAGE DE DISPOSITIFS MICROELECTRONIQUES SANS LITHOGRAPHIE

DESCRIPTION

5

10

20

DOMAINE TECHNIQUE

La présente invention concerne un procédé de fabrication d'un boîtier à la taille d'une puce électronique réalisé à l'échelle du substrat (en anglais « Wafer Level Chip Scale Package » ou WLCSP). Dans la suite de la description, on appelera boîtier-puce ledit boîtier selon l'invention.

L'invention concerne également un moule ou un pochoir complexe destiné à réaliser ledit boîtier-puce selon le procédé de l'invention et concerne aussible ledit boîtier-puce en lui-même.

į.

La miniaturisation des boîtiers est devenue un besoin vital pour répondre aux exigences du marché notamment en ce qui concerne le développement des systèmes portables ou des télécommunications, mais également pour permettre l'augmentation des entrées/sorties des circuits intégrés et pour diminuer le coût du packaging.

Pour répondre à ces exigences, il faut que les dimensions des boîtiers électroniques se rapprochent des dimensions des circuits intégrés (avec la technologie boîtier-puce (« Chip Scale Package » en anglais ou CSP) ou la technologie flip-chip, on arrive à avoir des boîtiers ayant une dimension de 1 ou 1,2 fois la dimension du circuit). Il faut également que le

poids du boîtier et que la taille de la connectique se réduisent au maximum pour pouvoir augmenter le nombre d'entrées/sorties des circuits intégrés.

Par ailleurs, une des solutions 5 réduire le coût des étapes du packaging est de réaliser boîtier-puce à l'échelle du substrat. diminution de la taille du boîtier-puce pose un sérieux problème de fiabilité : deux risques principaux sont bien connus de l'homme du métier.

10 Tout d'abord, l'humidité ou des effets de contamination provoquent des défaillances du circuit intégré, ces défaillances étant accélérées 1a réduction des dimensions du boîtier. On doit améliorer la protection des circuits intégrés au sein 15 du boîtier.

La deuxième défaillance est induite par la différence importante de dilatation thermique entre le boîtier et le substrat d'accueil (circuit imprimé). Par exemple, pour un boîtier ayant un coefficient 20 dilatation thermique de 2,6 ppm/°C et le verre époxy constituant le circuit imprimé ayant un coefficient de 16 ppm/°C, la forte différence de dilatation thermique va induire, notamment pour les boîtiers à billes, de fortes contraintes dans les billes lors des variations température. Or, ces contraintes peuvent suffisamment élevées pour rompre les billes connexion. La miniaturisation du boîtier nécessite donc également une amélioration de la fiabilité du packaging.

30

ETAT DE LA TECHNIQUE ANTERIEURE

Il existe déjà plusieurs procédés de fabrication de boîtier-puce réalisé à l'échelle du substrat ou boîtier WLCSP.

Le procédé couramment utilisé est le reroutage des entrées/sorties du circuit intégré (voir figure l et document [1] référencé à la fin de cette description).

présente une vue en coupe figure 1 longitudinale d'un boîtier-puce 1 réalisé la selon 10 document [1]. explicitée dans le technique circuits des 2, comportant substrat d'abord, un d'entrées/sorties plots dont les intégrés référencés 3, est recouvert d'une couche isolante ou couche de passivation 4. Pour déposer ladite couche, on 15 procède généralement par étalement à la tournette pour les polymères ou par dépôt chimique en phase vapeur 🕟 couche . ladite ouvre les minéraux. Puis on pour isolante, soit par insolation du polymère à travers un masque, soit par lithographie et gravure (c'est à dire 20 par dépôt d'une résine photosensible, puis insolation à travers un masque). Ensuite débute l'étape de reroutage proprement dite: on commence par vaporiser un fond continu sur le circuit intégré, puis on effectue une travers une à cuivre électrolyse de 25 photosensible ; ensuite on décape ladite résine et on effectue la gravure du fond continu. On obtient ainsi les lignes de reroutage 5. Puis, on dépose une nouvelle couche isolante 6, qui va servir de délimitation pour la soudure, et enfin, on effectue la métallisation du 30 circuit intégré, soit par pulvérisation, soit par dépôt

chimique de l'UBM (de l'anglais « under bump metalization »), où l'UBM représente la métallurgie d'accrochage de billes fusibles 7. Au final, on obtient des lignes de reroutage 5 (conductrices), qui relient les plots d'entrées/sorties 3 aux billes fusibles 7.

L'inconvénient de ce procédé est qu'il présente au moins trois étapes de lithographie. Ainsi, même si le procédé est réalisé à l'échelle du substrat, le nombre d'étapes pour le packaging du circuit intégré présente un coût important.

Le deuxième problème relatif à ce mode de fabrication est que, si les boîtiers CSP ou boîtierssont montés sur les circuits imprimés interposition de résine (dénommée « underfill » dans la 15 technique concernée), la connectique sera alors faible fiabilité : les différences de dilatation thermique entre le boîtier CSP et le circuit imprimé induisent en effet des contraintes dans les billes périphériques, surtout si les circuits intégrés sont 20 larges. Pour ce type de boîtier, il est donc indispensable de rajouter une résine « underfill » sous le boîtier afin de répartir les contraintes sur les billes et la résine « underfill ». Mais le problème est que l'utilisation de cette résine n'est pas forcément 25 souhaitée selon les applications et cela généralement au moins une étape supplémentaire. plus, l'utilisation de cette résine rend la réparation d'un composant plus délicate puisqu'il oblige remplacement d'un boîtier défectueux par un nouveau.

30

5

Le deuxième procédé innovant de fabrication de boîtiers WLCSP a été présenté par A. Kazama (voir le document [2] référencé à la fin de cette description).

Un boîtier-puce réalisé selon la technique du document [2] est illustré dans la figure 2 suivant 5 même que longitudinale. De coupe en vue une précédemment, on a un boîtier WLCSP 11 comportant un substrat 12, des plots de circuit intégré 13 et une couche de passivation 14. La différence par rapport au document précédent réside dans la présence d'épais 10 pavés de polymère 18 entre la face avant du substrat 12 et les billes fusibles 17. Ce sont ces épais pavés de relâcher de permettre vont qui polymères circuit, boîtier-puce le et le contraintes entre imprimé. 15

Le reroutage des plots d'entrée/sortie 13
est réalisé par une pulvérisation d'une sous-couche
métallique suivie d'une électrolyse de Cu/Ni à travers
une résine photosensible. Après avoir retiré la résine

20 et la sous-couche, on obtient les lignes de reroutage
15; on dépose ensuite par la méthode dite à la
tournette ou « spin coating » en anglais, une couche
isolante photosensible 16. Cette couche est ensuite
insolée à travers un masque afin de délimiter les plots
de soudure des billes fusibles 17. Enfin, après le
report des billes fusibles, on singularise les circuits
intégrés pour obtenir les boîtiers-puces.

Au final, on a un substrat recouvert de pavés de polymère 18 et dont les plots d'entrée/sortie 13 sont reliés aux billes fusibles 17 par des lignes de reroutage 15.

Ce procédé de fabrication de boîtiers WLCSP permet de réduire les coûts de fabrication (les pavés de polymère sont déposés par sérigraphie, qui est un procédé bas coût) et de réduire les contraintes mécaniques s'exerçant au niveau des billes fusibles. Cependant, la méthode utilisée pour déposer le polymère ne permet pas d'isoler les plots d'entrée/sortie des circuits intégrés.

De plus, cette méthode nécessite au moins 10 deux étapes de lithographie : une étape pour délimiter les pistes métalliques et une étape pour ouvrir la passivation déposée sur les pistes métalliques.

Par ailleurs, les étapes de lithographies sont réalisées sur du relief ; or il s'avère que le dépôt de résine photosensible sur du relief est une opération délicate et onéreuse.

EXPOSÉ DE L'INVENTION

5

L'invention propose un procédé de 20 fabrication bas coût d'un boîtier WLCSP permettant d'intégrer la fonction de packaging du circuit intégré à l'échelle du substrat et qui ne présente pas les problèmes de l'art antérieur.

Le procédé, objet de l'invention, consiste 25 à réaliser, à l'aide d'un moule ou d'un pochoir, une couche servant à relâcher les contraintes entre le boîtier-puce et le circuit imprimé, sur lequel ledit boîtier-puce va être connecté, en lui donnant une forme étagée permettant, par la suite, un reroutage des 30 entrées/sorties avec moins d'étapes de lithographie que dans l'art antérieur, voire pas du tout.

T

procédé le termes, d'autres En taille d'une la à boîtier d'un réalisation électronique et réalisé à l'échelle du substrat, ledit substrat comportant au moins une puce et ladite au moins une puce possédant des plots d'entrée-sortie sur une face du substrat dite face avant, comprend les étapes suivantes :

- a) formation, au moyen d'un moule ou d'un pochoir relaxation isolante de couche d'une complexe, ladite couche de contraintes sur ladite face avant, relaxation recouvrant la face avant du substrat avec un relief présentant des puits d'accès au niveau des plots d'entrée-sortie, et ailleurs, des parties en saillie destinées à relaxer les contraintes, chaque partie en saillie ayant une forme étagée comprenant au moins une 15 zone proéminente et au moins une zone, en retrait par rapport à ladite zone proéminente, destinée à supporter un plot de connection électrique,
- b) formation de pistes électriquement conductrices sur la couche de relaxation pour connecter les plots 20 d'entrée/sortie aux plots de connection électrique correspondants,
 - électrique vers c) formation de moyens de contact l'extérieur sur les plots de connection électrique.
- Ici, utiliser une couche de polymère au 25 lieu de plusieurs pavés de polymère comme dans l'art antérieur permet d'isoler les plots d'entrée/sortie du reste des circuits intégrés.

De manière générale, les circuits intégrés plots comporteront des substrat le sur 30 situés d'entrée/sortie en aluminium, en cuivre ou autres et

5

une couche de passivation minérale, organique ou les deux. Ces circuits pourront aussi comporter des finitions différentes, par exemple, un dépôt chimique de Ni/Au.

- Selon un mode particulier de l'invention, ledit procédé comprend en outre, entre les étapes b) et c) précédentes, une étape de formation d'une couche d'encapsulation sur la couche de relaxation avec exposition des plots de connection électrique.
- La couche de relaxation des contraintes peut être réalisée par différentes méthodes.

Selon un mode de réalisation, ladite couche peut être réalisé à l'aide d'un moule. Pour cela, on suivra les étapes suivantes :

- 1) remplir le moule avec un polymère relaxant déterminé ou appliquer ledit polymère directement sur la face avant du substrat,
 - 2) aligner le moule sur la face avant du substrat,
 - 3) presser le moule sur la face avant du substrat,
- 20 4) recuire le polymère,
 - 5) retirer le moule.

Si on décide d'appliquer le polymère relaxant directement sur le substrat, on a le choix entre différentes méthodes parmi lesquelles l'étalement ou la dispense.

Selon un autre mode de réalisation, ladite couche peut cette fois ci être réalisée à l'aide d'un pochoir. On suivra alors les étapes suivantes :

- 1) appliquer le pochoir sur la face avant du substrat,
- 30 2) remplir les orifices du pochoir avec un polymère relaxant déterminé,

3) recuire le polymère et séparer le pochoir du substrat.

Concernant cette dernière étape, les deux actions sont interchangeables : on pourra recuire le polymère pour ensuite séparer le pochoir du substrat, mais la séparation du pochoir pourra également, dans certains cas, être réalisée avant de recuire le polymère.

Avantageusement, ledit polymère relaxant déterminé utilisé dans les réalisations ci-dessus sera choisi parmi le groupe constitué du polyimide, du BCB ou de tout autre polymère susceptible de relaxer les contraintes.

Après l'obtention de la couche relaxant les contraintes sur la face avant du substrat, il se peut qu'il y ait des résidus de polymère sur les plots d'entrée/sortie, ce qui risquerait d'empêcher la reprise de contact sur lesdits plots. Avantageusement, on élimine donc lesdits résidus de polymère; on pourra pour cela utiliser un procédé de nettoyage tel qu'un traitement plasma ou toute autre technique similaire.

L'étape de reroutage ou étape de formation des pistes électriquement conductrices pour connecter les plots d'entrée/sortie des circuits intégrés aux plots de connection électrique correspondants est simplifiée grâce à la topologie complexe de la couche relaxante créée précédemment.

Grâce à la topologie complexe de la couche relaxante, cette étape de reroutage des entrées/sorties des circuits intégrés peut ne pas nécessiter d'étape de lithographie. Dans ce cas, deux choix se présente à nous :

5

15

20

25

- si l'on désire métalliser toute la surface de la face avant du substrat, on suivra les étapes suivantes:
- a) métallisation de la face avant du substrat recouverte de la couche de relaxation,
- b) séparation des lignes de reroutage et formation des plots de connexion électrique par élimination de la métallisation située au niveau de la (des) zone(s) proéminente(s) des parties en saillie de la couche de
- 10 relaxation par rodage mécanique ou par polissage mécano-chimique.

Pour opérer la métallisation, on procédera par pulvérisation, évaporation, électrodéposition ou dépôt chimique d'un ou plusieurs métaux.

15 En ce qui concerne les deux techniques de séparation des lignes de reroutage, elles permettent d'éliminer le métal en surface sans attaquer le métal situées dans les zones inférieures par rapport au niveau jusqu'auquel on procède à l'élimination.

20

5

d'accès aux plots d'entrée-sortie et dans les zones en retrait par rapport à la (les) zone(s) proéminente(s) des parties en saillie de la couche relaxante, on réalisera un dépôt chimique de métal seulement dans lesdits endroits. L'étape d'élimination de la métallisation en surface de la couche relaxante, c'est à dire sur la (les) zone(s) proéminente(s) des parties en saillie, pour séparer les lignes de reroutage ne sera alors pas nécessaire.

On peut aussi utiliser les techniques traditionnelles de reroutage qui, grâce à la topologie complexe de la couche relaxante, ne nécessiteront qu'une seule étape de lithographie. Dans ce cas, on pourra suivre la suite d'étapes suivante :

- a) métallisation de la face avant du substrat recouverte de la couche relaxante,
- b) lithographie,
- c) gravure chimique,
- 10 d) décapage,

5

- ou bien la suite d'étapes suivantes :
- a) métallisation lithographique de la face avant du substrat,
- b) électrolyse,
- 15 c) décapage,
 - d) gravure chimique.

Une fois le reroutage réalisé, on peut effectuer l'encapsulation des boîtiers afin d'encapsulation des boîtiers afin des boîtiers afin d'encapsulation des boîtiers afin d'encap

- 20 améliorer la durée de vie. Il existe différentes méthodes d'encapsulation : par sérigraphie, par moulage dispense, par étalement...
 - De même, l'encapsulation peut être totale ou partielle.

Selon un premier mode de réalisation,

- 25 l'étape de formation d'une couche d'encapsulation comprend les étapes suivantes :
 - a) dépôt d'une couche de polymère sur toute la surface avant du substrat recouverte de la couche de relaxation,
- 30 b) planarisation de la face avant du substrat,
 - c) libération des plots de connection électrique.

Selon un deuxième mode de réalisation, l'étape de formation d'une couche d'encapsulation comprend les étapes suivantes :

- a) planarisation de la face avant du substrat recouverte de la couche de relaxation,
- b) remplissage des puits d'accès et des zones retrait de la face avant du substrat avec un polymère épais,
- c) libération des plots de connection électrique.
- 10 La libération des plots de connection électrique se fera par rodage, par polissage mécanochimique, par gravure ou par toute autre technique.

Après l'étape de planarisation de la face avant du substrat, on peut eventuellement effectuer des 15 découpes dans la face avant du substrat, en prenant garde de ne pas découper entièrement la couche de relaxation. Puis, on dépose un encapsulant sur la face arrière du substrat et dans les découpes de la face avant du substrat. Dans ces conditions, les bords des circuits intégrés seront aussi protégés près la découpe des boîtiers-puces.

Puis. on doit installer les moyens contact électrique vers l'extérieur sur les plots de 25 connection électrique situés sur la couche de relaxation. Cette étape peut être réalisée avant ou la planarisation du substrat, mais préférable de la réaliser après la planarisation. effet, la planarisation permet de délimiter les plots 30 de connection électrique.

5

Avantageusement, les moyens de contact électrique vers l'extérieur sur les plots de connection électrique seront des billes fusibles.

Dans ce cas, les billes fusibles seront installées sur les plots de connection électrique à l'aide d'une technique choisie parmi l'électrolyse d'alliage fusible, la sérigraphie de pâte à braser, le transfert de billes ou toute autre technique.

Selon un autre cas de réalisation, ces 10 moyens de contact électrique seront choisis parmi les films et les colles anisotropes conducteurs.

Enfin, on doit s'occuper de l'étape de séparation des boîtiers-puces. Cette séparation ou singularisation est réalisée par découpe avec une scie, découpe par gravure laser ou tout autre moyen similaire.

Ce procédé de réalisation de boîtiers WLCSP 20 peut être complété par des étapes supplémentaires.

Tout d'abord, on peut avoir besoin de réduire l'épaisseur des boîtiers. Pour cela, avant ou après l'installation des moyens de contact électrique vers l'extérieur sur les plots de connection électrique, la face arrière du substrat est aminci par rodage, par polissage mécano-chimique ou toute autre technique.

Par exemple, dans le cas du silicium, on peut réduire l'épaisseur du substrat à 50 µm. On peut même envisager de le réduire jusqu'à atteindre l'épaisseur active du silicium.

On peut également compléter le procédé par les étapes suivantes :

- a) réalisation de tranchées dans la face arrière du substrat (par gravure laser ou chimique, par découpe ou par toute autre technique) jusqu'à atteindre les couches métalliques représentés par les plots d'entréesortie des circuits intégrés ou par les pistes électriquement conductrices,
- b) dépôt, éventuellement localisé, d'une couche 10 métallique (55) sur la face arrière du substrat,
 - c) élimination de la métallisation située en surface de la face arrière du substrat.

L'invention concerne également un moule ou 15 pochoir complexe destiné à réaliser un boîtier à la taille d'une puce selon le procédé de l'invention.

Avantageusement, ce moule ou complexe sera réalisé à l'aide d'au moins une technique choisie parmi la gravure humide ou sèche. 20 l'électroformage, le collage de plusieurs films polymères percés ou non, le moulage, la gravure laser ou toute autre technique permettant de réaliser une topographie complexe.

Avantageusement, ledit moule ou ledit 25 pochoir est réalisé en silicium, en métal, en polymère ou tout autre matériau similaire. On notera que le démoulage des pièces est facilité avec des moules ou des pochoirs en polymères.

L'invention concerne aussi un boîtier à la taille d'une puce réalisé à l'échelle du substrat

caractérisé en ce qu'il est réalisé par le procédé selon l'invention.

Le procédé selon l'invention présente de nombreux avantages, notamment une réduction du nombre 5 d'étapes pour la réalisation des boîtiers-puces. effet, la technique du moulage ou du pochage permet de réaliser en même temps la topologie nécessaire pour réaliser le reroutage des entrées/sorties et la couche contraintes les relâcher de permettant 10 thermomécaniques. Ledit moule ou pochoir permet aussi de réduire le nombre d'étapes de photolithographie. Par réduit le nombre d'étapes totales conséquent, il nécessaire à la fabrication du boîtier-puce, et par-là même, réduit le prix de fabrication dudit boîtier. Par 15 ailleurs, une fois ce moule ou ce pochoir réalisé, il pourra être réutilisé, ce qui réduira aussi le coût de fabrication des boîtiers.

20 BRÈVE DESCRIPTION DES DESSINS

D'autres caractéristiques et avantages de l'invention apparaîtront mieux à la lumière de la description qui va suivre. Cette description porte sur les exemples de réalisation, donnés à titre explicatif et non limitatif, en ce référant aux dessins annexés parmi lesquels :

- les figures 1 et 2 illustrent l'art antérieur présenté précédemment dans cette description,
- les figures 3a et 3b illustrent la topologie du
 moule complexe (figure 3a) et du pochoir complexe (figure 3b) selon l'invention,

- les figures 4a à 4g illustrent un mode de fabrication de boîtiers WLCSP selon l'invention,
- les figures 5a à 5c illustrent un complément de fabrication pour obtenir une encapsulation complète du circuit intégré,
- les figures 6a à 6g illustrent un autre mode de fabrication de boîtiers WLCSP selon l'invention,
- la figure 7 illustre l'encapsulation de toutes les surfaces du circuit intégré réalisé à l'échelle du substrat.

Il est à noter que, pour simplifier, les figures ne sont pas dessinées à l'échelle du substrat.

EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS

Un procédé de fabrication d'un boîtier WLCSP selon la présente invention est illustrée par les figures 4a à 4g.

Comme le montre la figure 4a, on démarre avec un substrat 22 comportant des circuits intégrés, chaque circuit présentant des plots d'entrée/sortie 23 et une couche de passivation 24, lesdits éléments étant obtenus par les méthodes explicités dans l'art antérieur.

Pendant l'étape b, on réalise la couche de 25 relaxation des contraintes notée 28 sur ledit substrat (figure 4b). Cette étape est réalisée soit par moulage du polymère sur le substrat à l'aide d'un moule complexe, soit par sérigraphie du polymère à travers un pochoir complexe sur le substrat, soit par transfert du 30 polymère (par réalisation de la structure en polymère sur un autre support à l'aide d'un moule ou d'un

5

10

pochoir complexe, que l'on colle ensuite sur le substrat).

Cette étape peut être accompagnée d'un procédé de nettoyage (par exemple un traitement plasma) pour retirer les résidus de polymère sur les plots d'entrée/sortie 23 des circuits intégrés.

Puis, on dépose une couche métallique notée (par exemple par pulvérisation d'une couche 25 titane/cuivre) sur toute la surface du substrat (figure 4c). Si l'on désire augmenter l'épaisseur de la couche métallique, cette étape peut être complétée par étape Cette cuivre. électrodéposition de réalisée dépôt métallisation peut aussi par être chimique de Ni/Au sur toute la surface ou par un dépôt sélectif (métallisation localisées les puits dans d'accès et dans les zones en retrait).

Ensuite, on doit isoler les pistes métalliques par élimination de la métallisation en surface (figure 4d). On effectue cette étape par polissage mécano-chimique, par gravure ou toute autre technique. On remarque que dans le cas d'un dépôt chimique localisé, cette étape n'est pas nécessaire.

Dans ces conditions, la métallisation est conservée dans les puits d'accès aux plots et dans toutes les zones en retrait par rapport à la surface supérieure usinée de la couche relaxante.

Puis, on planarise la face avant du substrat par un dépôt de couche isolante notée 29, par exemple par dispense de résine « underfill » que l'on planarise par étalement à la tournette ou « spin

5

10

15

20

25

coating » en anglais, par moulage d'un polymère ou par toute autre technique (figure 4e).

Puis, on ouvre cette couche isolante par gravure plasma, par polissage ou par toute autre technique pour libérer les plots d'accrochage 30 des billes (figure 4f).

Enfin, on réalise le billage du substrat (figure 4g). On peut employer toutes les techniques pour réaliser les billes fusibles notées 27.

10

5

On peut décider d'encapsuler complètement les circuits intégrés. Dans ce cas, les étapes d'encapsulation devront être insérées entre les étapes f et g vues précédemment.

Tout d'abord, on peut procéder à l'amincissement de la face arrière du substrat 22 par rodage ou par toute autre technique, mais cette étape n'est pas obligatoire (figure 5a).

Ensuite, on découpe la face arrière du 20 substrat 22 jusqu'à atteindre la couche de passivation 24 des circuits intégrés (figure 5b). Cette opération peut être faite par découpe mécanique, par découpe laser ou par toute autre technique.

La dernière étape consiste à encapsuler 25 entièrement la face arrière du substrat 22 comblant les tranchées faites précédemment (figure 5c). étape peut être réalisée par moulage, dispense ou toute autre technique de dépôt d'isolant (noté 31).

Les figures 6a à 6g illustrent un deuxième mode de fabrication de boîtier WLCSP. Ce mode de fabrication comporte la reprise de contact face avant/face arrière et l'encapsulation complète des circuits intégrés.

Les étapes de formation de la couche de relaxation sur les circuits intégrés et du reroutage sont identiques au procédé décrit précédemment (voir figures 4a à 4c) : on obtient le dispositif présenté la figure 6a. Ici, la délimitation des plots 10 d'accrochage 40 des billes 47 a une forme différente : chaque plot d'accrochage 40 est entouré d'une tranchée Puis on soudure. pour mieux délimiter la zone de effectue les mêmes étapes que celles présentées dans les figures 4d à 4f et on obtient le dispositif de la 15 figure 6b : les zones en retrait et les puits d'accès au-dessus des plots d'entrée-sortie ont été comblés par dépôt d'une couche isolante 49.

Puis, pour rendre possible la reprise de contact face avant/face arrière, on peut commencer par diminuer l'épaisseur du substrat 42 (figure 6c). Cette étape n'est pas obligatoire, mais elle facilite la reprise de contact avec la face avant du substrat et la séparation ultérieure des boîtiers-puces.

Après, selon la figure 6d, on réalise des tranchées dans la face arrière du substrat afin de délimiter les circuits intégrés (on effectue des découpes I jusqu'à atteindre la couche de passivation 44) et reprendre contact avec les plots d'entrée/sortie (on effectue des découpes II jusqu'à atteindre les plots 43). Cette étape peut être réalisée par découpe

5

25

ou par gravure. Si on opte pour la technique de gravure, on réalisera des puits au niveau des plots d'entrée/sortie 43.

Ensuite, il faut isoler la face arrière du substrat en déposant une couche isolante 51 dans les découpes; cette étape peut être réalisée par moulage ou sérigraphie. Pour être certain d'isoler les plots, les tranchées au niveau desdits plots sont partiellement remplies (non représenté sur la figure).

10 Pour la reprise de contact sur les plots d'entrée/sortie, l'étape de métallisation peut être précédée d'une étape de gravure (par exemple par laser, par plasma...) de la couche isolante au niveau des plots.

Puis on effectue la métallisation de la 15 face arrière du substrat selon la même méthode que décrit précédemment (figure 6e) : on obtient une couche métallique 55 qui recouvre la totalité de la face arrière du substrat 42.

Ensuite, on isole les métallisations 55 par 20 rodage, par polissage mécano-chimique ou par toute autre technique de la surface de la face arrière du substrat. Cette étape peut être réalisée après une étape d'encapsulation (étape non dessinée).

Enfin, on effectue le billage du substrat 25 plaçant les billes fusibles 47 sur les plots d'accrochage 40 (figure 6f) et on réalise singularisation des boîtiers-puces (figure 6q) en découpant au niveau des découpes I.

D'autres variantes de boîtiers-puces peuvent être obtenues.

particulier, on peut assembler plusieurs de ces boîtiers-puces présentant un reroutage face avant/face arrière et combler les interstices par de la résine « underfill ». On peut aussi réaliser l'assemblage après découpe des boîtiers-puces. On obtient ainsi un module en trois dimensions.

On peut également réaliser l'encapsulation totale du boîtier-puce, c'est-à-dire l'encapsulation de 10 la face avant et de la face arrière du substrat, réalisée après avoir éventuellement réduit l'épaisseur du substrat (figure 7). Dans cet exemple, le substrat 72 comporte des circuits intégrés composés de plots d'entrée/sortie 73 et d'une couche de passivation 74; les circuits intégrés sont ensuite recouverts d'une couche 78 relaxant les contraintes et présentant des plots accessibles laissant d'accès puits d'entrée/sortie 73, lesdits plots d'entrée/sortie et les billes fusibles 77 surplombant la couche relaxante 20 78 étant reliés par des lignes de reroutage 75. Une couche isolante 79 remplit les puits d'accès et les zones en retrait de la face avant du substrat, et une couche isolante 91 recouvre la face arrière du substrat. 25

Il est à noter que les versions illustrées par les figures 6g et 7 ne sont pas limitatives, les deux versions pouvant notamment être couplées.

BIBLIOGRAPHIE

- [1] Dr Philip GARROU, Packaging and Manufacturing
 5 Technologies Society, ref IEEE Components,
 octobre 2000.
- [2] Atsushi KAZAMA, Developpment of Low-Cost and Highly Reliable Wafer Process Package, ref IEEE,

 Electronic Components and Technology Conference,
 2001.

REVENDICATIONS

1. Procédé de réalisation d'un boîtier à la taille d'une puce électronique et réalisé à l'échelle 5 du substrat, le substrat (22, 42, 72) comportant au moins une puce et ladite au moins une puce possédant des plots d'entrée-sortie (23, 43, 73) sur une face du substrat dite face avant, le procédé comprenant les

étapes suivantes : 10

- moyen d'un moule ou d'un pochoir a) formation, au de relaxation de couche isolante complexe, d'une contraintes (28, 48, 78) sur ladite face avant, ladite face avant couche de relaxation recouvrant la substrat avec un relief présentant des puits d'accès au niveau des plots d'entrée-sortie, et ailleurs, des parties en saillie destinées à relaxer les contraintes, partie en saillie ayant une forme chaque comprenant au moins une zone proéminente et au moins retrait par rapport à ladite en zone, proéminente, destinée à supporter un plot de connection
- b) formation de pistes électriquement conductrices (25, 45, 75) sur la couche de relaxation pour connecter les connection de plots d'entrée/sortie aux électrique correspondants,
- c) formation de moyens de contact électrique (27, 47, 77) vers l'extérieur sur les plots de connection électrique.

30

25

15

20

la fabrication selon 2. Procédé de revendication 1 caractérisé en ce qu'il comprend

électrique (30, 40),

outre, entre les étapes b) et c), une étape de formation d'une couche d'encapsulation (29, 49, 79) sur la couche de relaxation avec exposition des plots de connection électrique.

- 3. Procédé de fabrication selon la revendication 1 caractérisé en ce que, pour former la couche de relaxation des contraintes (28, 48, 78) à l'aide d'un moule, on suit les étapes suivantes :
- 10 1) remplir le moule avec un polymère relaxant déterminé ou appliquer ledit polymère directement sur la face avant du substrat,
 - 2) aligner le moule sur la face avant du substrat,
 - 3) presser le moule sur la face avant du substrat,
- 15 4) recuire le polymère,
 - 5) retirer le moule.
- 4. Procédé de fabrication selon la revendication 1 caractérisé en ce que, pour former la couche de relaxation des contraintes (28, 48, 78) à l'aide d'un pochoir, on suit les étapes suivantes :
 - 1) appliquer le pochoir sur la face avant du substrat,
- remplir les orifices du pochoir avec un polymère
 relaxant déterminé,
 - 3) recuire le polymère et séparer le pochoir du substrat.
- 5. Procéde de fabrication selon la 30 revendication 3 ou 4 caractérisé en ce que ledit polymère relaxant déterminé est choisi parmi le groupe

constitué du polyimide, du BCB ou de tout autre polymère susceptible de relaxer les contraintes.

selon la de fabrication 6. Procédé revendication 3 ou 4 caractérisé en ce que, après 5 l'obtention de la couche relaxant les contraintes (28, 48, 78) sur la face avant du substrat, on élimine les trouvant sur les polymère se de résidus d'entrée/sortie (23, 43, 73).

- 7. Procédé de fabrication selon la revendication 1 caractérisé en ce que l'étape de formation de pistes électriquement conductrices (25, 45, 75) comprend les étapes suivantes :
- du substrat avant face la a) métallisation de 15 recouverte de la couche de relaxation (28, 48, 78), b) séparation des lignes de reroutage et formation des plots de connexion électrique (30, 40) par élimination la métallisation située au niveau de la (des) zone(s) proéminente(s) des parties en saillie de la 20 couche de relaxation par rodage mécanique ou par polissage mécano-chimique.
- selon la fabrication de 8. Procédé que l'étape de ce revendication 1 caractérisé en 25 formation de pistes électriquement conductrices (25, 45, 75) est réalisée par dépôt chimique de métal dans les puits d'accès aux plots d'entrée-sortie et dans les la (les) zones en retrait par rapport à zone(s) proéminente(s) des parties en saillie de la couche 30 relaxante (28, 48, 78).

- 9. Procédé de fabrication selon la revendication 1 caractérisé en ce que l'étape de formation de pistes électriquement conductrices (25, 45, 75) comprend les étapes suivantes :
- 5 a) métallisation de la face avant du substrat recouverte de la couche relaxante,
 - b) lithographie,
 - c) gravure chimique,
 - d) décapage.

- 10. Procédé de fabrication selon la revendication la caractérisé en ce que l'étape de formation de pistes électriquement conductrices (25, 45, 75) comprend les étapes suivantes :
- 15 a) métallisation lithographique de la face avant du substrat recouverte de la couche relaxante,
 - b) électrolyse,
 - c) décapage,
 - d) gravure chimique.


- 11. Procédé de fabrication selon la revendication 2 caractérisé en ce que l'étape de formation d'une couche d'encapsulation (29, 49, 79) comprend les étapes suivantes :
- a) dépôt d'une couche de polymère sur toute la surface avant du substrat recouverte de la couche de relaxation,
 - b) planarisation de la face avant du substrat,
- c) libération des plots de connection électrique (30, 30 40).


- 12. Procédé de fabrication selon la revendication 2 caractérisé en ce que l'étape de formation d'une couche d'encapsulation (29, 49, 79) comprend les étapes suivantes :
- 5 a) planarisation de la face avant du substrat,
 - b) remplissage des puits d'accès et des zones en retrait de la face avant du substrat avec un polymère épais,
- c) libération des plots de connection électrique (30, 10 40).
- 13. Procédé de fabrication selon la revendication 1 caractérisé en ce que les moyens de contact électrique (27, 47, 77) vers l'extérieur sur les plots de connection électrique (30, 40) sont des billes fusibles.
- 14. Procédé de fabrication selon la revendication précédente caractérisé en ce que les billes fusibles sont installées sur les plots de connection électrique (30, 40) à l'aide d'une technique choisie parmi l'électrolyse d'alliage fusible, la sérigraphie de pâte à braser, le transfert de billes.
- revendication 1 caractérisé en ce que les moyens de contact électrique (27, 47, 77) vers l'extérieur sur les plots de connection électrique (30, 40) sont choisis parmi les films et les colles anisotropes conducteurs.

- 16. Procédé de fabrication selon l'une quelconque des revendications 1 et 2 caractérisé en ce qu'il comprend en outre une étape de séparation des boîtiers à la taille d'une puce électronique réalisés à l'échelle du substrat.
- 17. Procédé de fabrication selon la revendication 1 caractérisé en ce que, avant ou après la formation des moyens de contact électrique (27, 47, 77) vers l'extérieur sur les plots de connection électrique, la face arrière du substrat (22, 42, 72) est aminci par rodage, par polissage mécano-chimique ou toute autre technique.
- 18. Procédé de fabrication selon l'une quelconque des revendications 1 ou 2 caractérisé en ce qu'il est complété par les étapes suivantes :
 - a) réalisation de tranchées à partir de la face arrière du substrat (42) jusqu'à atteindre les couches métalliques représentés par les plots d'entrée-sortie (43) des circuits intégrés ou par les pistes
 - (43) des circuits intégrés ou par les pistes électriquement conductrices (45),
 - b) dépôt, éventuellement localisé, d'une couche métallique (55) sur la face arrière du substrat,
- 25 c) élimination de la métallisation située en surface de la face arrière du substrat.
- 19. Moule ou pochoir complexe caractérisé en ce qu'il est destiné à réaliser un boîtier à la 30 taille d'une puce à l'aide du procédé selon l'une quelconque des revendications 1 à 18.

- 20. Moule ou pochoir complexe selon la revendication 19 caractérisé en ce qu'il est réalisé à l'aide d'au moins une technique choisie parmi la gravure humide ou sèche, l'électroformage, le collage de plusieurs films polymères percés ou non, le moulage, la gravure laser.
- 21. Moule ou pochoir complexe selon la revendication 19 ou 20 caractérisé en ce qu'il est 10 réalisé en silicium, en métal, en polymère.
- 22. Boîtier à la taille d'une puce et réalisé à l'échelle du substrat, caractérisé en ce qu'il est réalisé par le procédé selon l'une quelconque 15 des revendications 1 à 18.

1/5











FIG. 3






FIG. 5




FIG. 7



BREVET DINVENTION

CERTIFICAT D'UTILITÉ



Code de la propriété intellectuelle - Livre VI

DÉPARTEMENT DES BREVETS

26 bis, rue de Saint Pétersbourg 75800 Paris Cedex 08

DÉSIGNATION D'INVENTEUR(S) Page N° 1../1..

(À fournir dans le cas où les demandeurs et les inventeurs ne sont pas les mêmes personnes)

éphone : 33 (1) 53 0	4 53 04 Télécopie : 33 (1) 42 94 86	5 54 Ce	t imprime	é est à remp	olir lisibleme	ent à l'encre noir	re DB 113 @ W / 270601
os références :	oour ce dossier (facultatif)	B14135/ID DD	2349				
	REMENT NATIONAL			() D	16	117	
	NTION (200 caractères ou es	paces maximum)			•	·	•
DEUCEUE DE	REROUTAGE DE DISP	OSITIFS MICK	DELEC.	TRONIQL	JES SANS	S LITHOGRA	PHIE
LE(S) DEMAND	EUR(S):						
COMMISSAR 31-33 rue de l 75752 PARIS		AIQUE					<i>í</i> -
							\$
DESIGNE(NT)	EN TANT QU'INVENTEUR						
Nom		BALERAS					
Prénoms		François					
Adresse	Rue	20 avenue de	•				
	Code postal et ville	[3,8,1,7,0]	SEYS	SINET			
Société d'ap	partenance (facultalif)						
2 Nom		DELAGUILLA	NUMIE				
Prénoms		Fanny					
Adresse	Rue	5 rue de la pl	aine				
	Code postal et ville	[3 8 9 6 0	SAIN	T MARCE	LIN		
Société d'a	ppartenance (facultatif)						
3 Nom		ZUSSY					
Prénoms Marc							
Adresse	Rue	4 avenue Alt			lue 		
	Code postal et ville	[3 8 0 0 0	GREN	IOBLE			
Société d'a	ppartenance (facultatif)						·
S'il v a plu	s de trois inventeurs, utilisez	plusieurs formula	ires. Indi	iquez en ha	ut à droite	le Nº de la pa	ge suivi du nombre de page
DATE ET S DU (DES) OU DU MA	SIGNATURE(S) DEMANDEUR(S) ANDATAIRE qualité du signataire)	1 <)				
PARIS LE 1	8 DECEMBRE 2002	12	1 h				

La loi nº78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.

PCT/FR2003/050188